PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-030438

(43) Date of publication of application: 28.01.2000

(51)Int.CI.

G11C 11/403 G11C 11/407

(21)Application number: 10-195530

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22) Date of filing:

10.07.1998

(72)Inventor: HORIBATAKE SHUICHI

> SAWADA SEIJI **FUKUDA TATSUYA**


(54) SYNCHRONOUS TYPE SEMICONDUCTOR STORAGE

(57)Abstract:

PROBLEM TO BE SOLVED: To reduce current consumption in a clock buffer by operating a clock buffer with first drive power when a self refresh enable signal is inactivated, and a clock enable signal is activated and operating it with second drive power smaller than the first drive power when the clock enable signal is inactivated.

SOLUTION: When the clock enable signal CKE is an L level, a synchronous DRAM becomes a power down mode. At this time, a signal /CKEP becomes an H level, and the self refresh enable signal SRE becomes the L level, and an inverter constituted of P, N channel MOS transistors LPT. LNT with large size and more power consumption are stopped, and the inverter constituted of the P. N channel MOS transistors SPT, SNT with small size and less power consumption is operated. Thus, the current consumption in the clock buffer

CB is reduced by the current consumption much by the transistors SPT, SNT.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection l

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration)

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's

decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-30438

(P2000-30438A)

(43)公開日 平成12年1月28日(2000.1.28)

(51) Int.Cl.7

識別記号

FΙ

テーマコート: (参考)

G11C 11/403 11/407 G11C 11/34

363M 5B024

362S

審査請求 未請求 請求項の数4 OL (全 11 頁)

(21)出願番号

特願平10-195530

(71)出顧人 000006013

三菱電機株式会社

(22)出願日 平成10年7月10日(1998.7.10)

東京都千代田区丸の内二丁目2番3号

(72)発明者 堀畑 修一

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(72)発明者 澤田 誠二

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(74)代理人 100064746

弁理士 深見 久郎 (外3名)


最終頁に続く

(54) 【発明の名称】 同期型半導体記憶装置

(57)【要約】

【課題】 クロックバッファでの消費電流を低減することのできる同期型半導体記憶装置を提供する。

【解決手段】 クロックバッファCBは、サイズの大きいPMOSトランジスタLPTおよびNMOSトランジスタLNTで構成されるインバータと、サイズの小さいPMOSトランジスタSPTおよびNMOSトランジスタSNTで構成されるインバータとを含む。パワーダウンモードで、サイズの大きいPMOSトランジスタLPTおよびNMOSトランジスタLNTで構成されるインバータは停止する。



【特許請求の範囲】

【請求項1】 外部信号に応答してセルフリフレッシュ 、イネーブル信号を発生するセルフリフレッシュモード検 出回路と

クロックイネーブル信号が活性であるとき外部信号に応答して内部信号を発生するよう動作し、前記クロックイネーブル信号が非活性であるとき停止する入力バッファと、

外部クロック信号に応答して内部クロック信号を発生するクロックバッファとを備え、

前記クロックバッファは、

前記クロックイネーブル信号が活性でありかつ前記セルフリフレッシュイネーブル信号が非活性であるとき第1の駆動能力で動作し、前記クロックイネーブル信号が非活性でありかつ前記セルフリフレッシュイネーブル信号が非活性であるとき第1の駆動能力よりも小さい第2の駆動能力で動作し、前記クロックイネーブル信号が非活性でありかつ前記セルフリフレッシュイネーブル信号が活性であるとき停止する、同期型半導体記憶装置。

【請求項2】 前記クロックバッファは、

前記クロックイネーブル信号が活性であるとき動作し、 前記クロックイネーブル信号が非活性であるとき停止す 、る第1のインバータと、

前記第1のインバータよりも小さい駆動能力を有し、前記第1のインバータと並列に接続され、前記セルフリフレッシュイネーブル信号が非活性であるとき動作し、前記セルフリフレッシュイネーブル信号が活性であるとき停止する第2のインバータとを含む、請求項1に記載の同期型半導体記憶装置。

【請求項3】 前記第1のインバータは、

電源ノードと出力ノードとの間に接続され、ゲートに前 記外部クロック信号を受ける第1のPチャネルMOSト ランジスタと、

前記電源ノードと前記出力ノードとの間に前記第1のPチャネルMOSトランジスタと直列に接続され、前記クロックイネーブル信号が活性であるときオンになり、前記クロックイネーブル信号が非活性であるときオフになる第1のスイッチトランジスタと、

前記出力ノードと接地ノードとの間に接続され、ゲート に前記外部クロック信号を受ける第1のNチャネルMO Sトランジスタと、

前記出力ノードと前記接地ノードとの間に前記第1のN チャネルMOSトランジスタと直列に接続され、前記クロックイネーブル信号が活性であるときオンになり、前記クロックイネーブル信号が非活性であるときオフになる第2のスイッチトランジスタとを含み、

前記第2のインバータは、

前記第1のPチャネルMOSトランジスタよりも小さい サイズを有し、前記電源ノードと出力ノードとの間に接 続され、ゲートに前記外部クロック信号を受ける第2の PチャネルMOSトランジスタと、

前記電源ノードと前記出力ノードとの間に前記第2のPチャネルMOSトランジスタと直列に接続され、前記セルフリフレッシュイネーブル信号が非活性であるときオンになり、前記セルフリフレッシュイネーブル信号が活性であるときオフになる第3のスイッチトランジスタと

前記第1のNチャネルMOSトランジスタよりも小さいサイズを有し、前記出力ノードと前記接地ノードとの間に接続され、ゲートに前記外部クロック信号を受ける第2のNチャネルMOSトランジスタと、

前記出力ノードと前記接地ノードとの間に前記第2のNチャネルMOSトランジスタと直列に接続され、前記セルフリフレッシュイネーブル信号が非活性であるときオンになり、前記セルフリフレッシュイネーブル信号が活性であるときオフになる第4のスイッチトランジスタとを含む、請求項2に記載の同期型半導体記憶装置。

【請求項4】 前記クロックバッファは、

電源ノードと接地ノードとの間に接続され、ゲートおよびドレインが互いに接続された第1のPチャネルMOSトランジスタと、

前記第1のPチャネルMOSトランジスタのドレインと前記接地ノードとの間に接続され、ゲートに基準電圧を受ける第1のNチャネルMOSトランジスタと、

前記電源ノードと出力ノードとの間に接続され、ゲートが前記第1のPチャネルMOSトランジスタのゲートに接続された第2のPチャネルMOSトランジスタと、

前記出力ノードと前記接地ノードとの間に接続され、ゲートに前記外部クロック信号を受ける第2のNチャネル MOSトランジスタと、

前記出力ノードと前記接地ノードとの間に前記第2のN チャネルMOSトランジスタと直列に接続され、前記クロックイネーブル信号が活性であるときオンになり、前記クロックイネーブル信号が非活性であるときオフになる第1のスイッチトランジスタと、

前記第2のNチャネルMOSトランジスタよりも小さいサイズを有し、前記出力ノードと前記接地ノードとの間に前記第2のNチャネルMOSトランジスタと並列に接続され、ゲートに前記外部クロック信号を受ける第3のNチャネルMOSトランジスタと、

前記出力ノードと前記接地ノードとの間に前記第3のNチャネルMOSトランジスタと直列に接続され、前記セルフリフレッシュイネーブル信号が非活性であるときオンになり、前記セルフリフレッシュイネーブル信号が活性であるときオフになる第2のスイッチトランジスタとを含む、請求項1に記載の同期型半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は同期型半導体記憶 装置に関し、さらに詳しくは、通常モード、パワーダウ ンモード、およびセルフリフレッシュモードを有する同期型半導体記憶装置に関する。

[0002]

【従来の技術】携帯電話やモバイルPCなどの携帯情報端末の普及に伴い、半導体メモリに対する低消費電力化の要請が強くなってきている。その中でも、昨今需要の大きくなってきたシンクロナスDRAM(ダイナミックランダムアクセスメモリ)に対する低消費電力化は非常に重要である。

【0003】図7は、従来のシンクロナスDRAMの構成の一部を示すブロック図である。図7を参照して、このシンクロナスDRAMは、セルフリフレッシュモード検出回路10と、CKEPC発生回路11と、アドレスバッファ12と、クロックバッファ100と、内部クロック発生回路13と、外部信号を受ける入出力ピン14とを含む。

【0004】セルフリフレッシュモード検出回路10は、外部行アドレスストローブ信号/RAS、外部列アドレスストローブ信号/CAS、クロックイネーブル信号CKEに応答してセルフリフレッシュイネーブル信号SREを発生する。CKEPC発生回路11は、クロックイネーブル信号CKEに応答して信号/CKEPCを発生する。アドレスバッファ12は、バッファAB0-ABnを含む。バッファAB0-ABnは、CKEPC発生回路11からの出力信号/CKEPCがLレベルのとき外部アドレス信号IAD0-IADnとして出力し、CKEPC発生回路11からの出力信号/CKEPCがHレベルのとき停止する。

【0005】クロックバッファ100は、電源ノードVddと出力ノードOUTとの間に直列に接続されたPチャネルMOSトランジスタ101,102と、出力ノードOUTと接地ノードGNDとの間に並列に接続されたNチャネルMOSトランジスタ103,104と、インバータ105とを含む。内部クロック発生回路13は、クロックバッファ信号BUFCLKに応答して内部クロック信号int.CLKを発生する。

【 0 0 0 6 】次に、以上のように構成されたシンクロナスDRAMの動作について、 (a) 通常モード、 (b) パワーダウンモード、および (c) セルフリフレッシュモードの場合について説明する。

【0007】(a)通常モード

クロックイネーブル信号CKEがH(論理ハイ)レベル のとき、シンクロナスDRAMは通常モードとなる。

【0008】このとき、CKEPC発生回路11からの出力信号/CKEPCおよびセルフリフレッシュイネーブル信号SREはLレベルとなる。これによって、アドレスバッファ中のバッファABO-ABnが活性化される。また、クロックバッファ100中のPチャネルMOSトランジスタ101はオンになり、NチャネルMOS

トランジスタ104はオフになる。これにより、クロックバッファ100は活性化され、PチャネルMOSトランジスタ102およびNチャネルMOSトランジスタ103によって構成されるインバータにより外部クロック信号Ext. CLKを反転して出力ノードOUTに出力し、さらにインバータ105によって反転してクロックバッファ信号BUFCLKとして出力する。このクロックバッファ信号BUFCLKを受けて、内部クロッタ発生回路13は内部クロック信号int.CLKを発生する。

【0009】(b)パワーダウンモード

図8を参照して、クロックイネーブル信号CKEがL (論理ロー)レベルのとき、シンクロナスDRAMはパワーダウンモードとなる。

【0010】このとき、CLEPC発生回路11からの出力信号/CKEPCはHレベルとなり、アドレスバッファ12中のバッファABO-ABnは停止する。この結果、アドレスバッファによる消費電流が低減される。一方、セルフリフレッシュイネーブル信号SREはLレベルとなり、クロックバッファ100は通常モードのときと同様の動作をする。

【0011】(c)セルフリフレッシュモード 図9を参照して、クロックイネーブル信号CKE、行アドレスストローブ信号/RAS、および列アドレスストローブ信号/CASが同時にLレベルになると、シンクロナスDRAMはセルフリフレッシュモードとなる。

【0012】このとき、CKEPC発生回路11からの出力信号/CKEPCはHレベルとなり、アドレスバッファ12中のバッファABO-ABnは停止する。また、セルフリフレッシュイネーブル信号SREはHレベルとなるため、クロックバッファ100中のPチャネルMOSトランジスタ101はオフになり、NチャネルMOSトランジスタ104はオンになる。これによりクロックバッファ100は停止する。この結果、アドレスバッファ12およびクロックバッファ100での消費電流が低減される。

【0013】以上のように、クロックバッファ100の動作/停止はセルフリフレッシュイネーブル信号SREによって制御される。

【0014】その理由は、クロックバッファの動作/停止をクロックイネーブル信号CKEによって制御した場合には、クロックイネーブル信号CKEがLレベルから Hレベルに変化したときにクロックの復帰が間に合わなくなるためである。

【0015】ちなみに、セルフリフレッシュモードにおいては、図9に示されるように、セルフリフレッシュモードが終了してから一定時間 t 経過した後にコマンド入力を行うため、クロックバッファ100の動作/停止をセルフリフレッシュイネーブル信号SREによって制御した場合には、上記のような問題はない。

[0016]

【発明が解決しようとする課題】クロックバッファ10 0は、セルフリフレッシュイネーブル信号SREに応じ て動作/停止するため、パワーダウンモードにおいて通 常モードと同様に動作する。このため、パワーダウンモードにおけるクロックバッファでの消費電流を低減する ことができない。

【0017】この発明は、以上のような問題を解決するためになされたもので、その目的は、クロックバッファでの消費電流を低減することのできる同期型半導体記憶装置を提供することである。

[0018]

【課題を解決するための手段】この発明の1つの局面に 従った同期型半導体記憶装置は、セルフリフレッシュモ ード検出回路と、入力バッファと、クロックバッファと を備える。セルフリフレッシュモード検出回路は、外部 信号に応答してセルフリフレッシュイネーブル信号を発 生する。入力バッファは、クロックイネーブル信号が活 件であるとき外部信号に応答して内部信号を発生するよ う動作し、クロックイネーブル信号が非活性であるとき 停止する。クロックバッファは、外部クロック信号に応 答して内部クロック信号を発生する。さらにクロックバ ッファは、クロックイネーブル信号が活性でありかつセ ルフリフレッシュイネーブル信号が非活性であるとき第 1の駆動能力で動作し、クロックイネーブル信号が非活 性でありかつセルフリフレッシュイネーブル信号が非活 性であるとき第1の駆動能力よりも小さい第2の駆動能 力で動作し、クロックイネーブル信号が非活性でありか つセルフリフレッシュイネーブル信号が活性であるとき 停止する。

【0019】上記同期型半導体記憶装置においては、クロックイネーブル信号が非活性でありかつセルフリフレッシュイネーブル信号が非活性であるとき、クロックバッファは第1の駆動能力よりも小さい第2の駆動能力で動作するため、クロックバッファによる消費電流が低減される。

【0020】好ましくは、上記クロックバッファは、第1のインバータと、第2のインバータとを含む。第1のインバータは、クロックイネーブル信号が活性であるとき動作し、クロックイネーブル信号が非活性であるとき停止する。第2のインバータは、第1のインバータよりも小さい駆動能力を有し、第1のインバータと並列に接続される。さらに、第2のインバータは、セルフリフレッシュイネーブル信号が非活性であるとき動作し、セルフリフレッシュイネーブル信号が活性であるとき停止する。

【0021】上記同期型半導体記憶装置においては、クロックイネーブル信号が非活性でありかつセルフリフレ、ッシュイネーブル信号が非活性であるとき、第1のインバータは停止し、第2のインバータは動作する。したが

って、第1のインバータでの消費電流分だけクロックバッファによる消費電流が低減される。

【0022】好ましくは、上記第1のインバータは、第 1のPチャネルMOSトランジスタと、第1のスイッチ トランジスタと、第1のNチャネルMOSトランジスタ と、第2のスイッチトランジスタとを含む。第1のPチ ャネルMOSトランジスタは、電源ノードと出力ノード との間に接続され、ゲートに外部クロック信号を受け る。第1のスイッチトランジスタは、電源ノードと出力 ノードとの間に第1のPチャネルMOSトランジスタと 直列に接続され、クロックイネーブル信号が活性である ときオンになり、クロックイネーブル信号が非活性であ るときオフになる。第1のNチャネルMOSトランジス タは、出力ノードと接地ノードとの間に接続され、ゲー トに外部クロック信号を受ける。第2のスイッチトラン ジスタは、出力ノードと接地ノードとの間に第1のNチ ャネルMOSトランジスタと直列に接続され、クロック イネーブル信号が活性であるときオンになり、クロック イネーブル信号が非活性であるときオフになる。さらに 上記第2のインバータは、第2のPチャネルMOSトラ ンジスタと、第3のスイッチトランジスタと、第2のN チャネルMOSトランジスタと、第4のスイッチトラン ジスタとを含む。第2のPチャネルMOSトランジスタ は、第1のPチャネルMOSトランジスタよりも小さい サイズを有し、電源ノードと出力ノードとの間に接続さ れ、ゲートに外部クロック信号を受ける。第3のスイッ チトランジスタは、電源ノードと出力ノードとの間に第 2のPチャネルMOSトランジスタと直列に接続され、 セルフリフレッシュイネーブル信号が非活性であるとき オンになり、セルフリフレッシュイネーブル信号が活性 であるときオフになる。第2のNチャネルMOSトラン ジスタは、第1のNチャネルMOSトランジスタよりも 小さいサイズを有し、出力ノードと接地ノードとの間に 接続され、ゲートに外部クロック信号を受ける。第4の スイッチトランジスタは、出力ノードと接地ノードとの 間に第2のNチャネルMOSトランジスタと直列に接続 され、セルフリフレッシュイネーブル信号が非活性であ るときオンになり、セルフリフレッシュイネーブル信号 が活性であるときオフになる。

【0023】上記同期型半導体記憶装置においては、クロックイネーブル信号が非活性でありかつセルフリフレッシュイネーブル信号が非活性であるとき、第1および第2のスイッチトランジスタはオフになるため、第1のインバータは停止する。したがって、第1のインバータでの消費電流分だけクロックバッファによる消費電流が低減される。

【0024】好ましくは、上記クロックバッファは、第 1のPチャネルMOSトランジスタと、第1のNチャネルMOSトランジスタと、第2のPチャネルMOSトランジスタと、第1のスイッチトランジスタと、第3のN

チャネルMOSトランジスタと、第2のスイッチトラン · ジスタとを含む。第1のPチャネルMOSトランジスタ は、電源ノードと接地ノードとの間に接続され、ゲート およびドレインが互いに接続される。第1のNチャネル MOSトランジスタは、第1のPチャネルMOSトラン ジスタのドレインと接地ノードとの間に接続され、ゲー トに基準電圧を受ける。第2のPチャネルMOSトラン ジスタは、電源ノードと出力ノードとの間に接続され、 ゲートが第1のPチャネルMOSトランジスタのゲート に接続される。第2のNチャネルMOSトランジスタ は、出力ノードと接地ノードとの間に接続され、ゲート に外部クロック信号を受ける。第1のスイッチトランジ スタは、出力ノードと接地ノードとの間に第2のNチャ ネルMOSトランジスタと直列に接続され、クロックイ ネーブル信号が活性であるときオンになり、クロックイ ネーブル信号が非活性であるときオフになる。第3のN チャネルMOSトランジスタは、第2のNチャネルMO Sトランジスタよりも小さいサイズを有し、出力ノード と接地ノードとの間に第2のNチャネルMOSトランジ スタと並列に接続され、ゲートに外部クロック信号を受 ける。第2のスイッチトランジスタは、出力ノードと接 地ノードとの間に第3のNチャネルMOSトランジスタ と直列に接続され、セルフリフレッシュイネーブル信号 が非活性であるときオンになり、セルフリフレッシュイ ネーブル信号が活性であるときオフになる。

【 0 0 2 5 】上記同期型半導体記憶装置においては、クロックイネーブル信号が非活性でありかつセルフリフレッシュイネーブル信号が非活性であるとき、第1のスイッチトランジスタはオフになり、第2のスイッチトランジスタはオンになる。したがって、第2のNチャネルM O S トランジスタでの消費電流分だけクロックバッファによる消費電流が低減される。

[0026]

【発明の実施の形態】以下、この発明の実施の形態を図面を参照して詳しく説明する。なお、図中同一または相当部分には同一符号を付してその説明を繰返さない。

【0027】 [実施の形態1] 図1は、この発明の実施の形態1によるシンクロナスDRAMの構成の一部を示すブロック図である。図1を参照して、このシンクロナスDRAMは、セルフリフレッシュモード検出回路10と、CKEPC発生回路11と、アドレスバッファ12と、クロックバッファCBと、内部クロック発生回路13と、外部信号を受ける入出力ピン14とを含む。

【0028】セルフリフレッシュモード検出回路10は、外部行アドレスストローブ信号/RAS、外部列アドレスストローブ信号/CAS、クロックイネーブル信号CKEに応答してセルフリフレッシュイネーブル信号SREを発生する。

【〇〇29】CKEPC発生回路11は、クロックイネーブル信号CKEに応答して信号/CKEPCを発生す

る.

【0030】アドレスバッファ12は、バッファABOーABnを含む。バッファABOーABnは、CKEPC発生回路11からの信号/CKEPCがレレベルのとき外部アドレス信号ADOーADnをバッファリングして内部アドレス信号IADOーIADnとして出力し、CKEPC発生回路11からの出力信号/CKEPCがHレベルのとき停止する。なお、この内部アドレス信号IADOーIADnは、行アドレスストローブ信号/RAS、列アドレス信号/CASに応答して行デコーダ(図示せず)または列デコーダ(図示せず)に供給される。

【0031】クロックバッファCBは、PチャネルMO Showing SWP1, SWP2, LPT, SPT と、NチャネルMOSトランジスタSWN1, SWN 2, LNT, SNTと、インバータ21-23とを含 む。PチャネルMOSトランジスタSWP1は、電源ノ ードVddとPチャネルMOSトランジスタLPTのソ ースとの間に接続され、CKEPC発生回路 1 1 からの 出力信号/CKEPCに応答してオン/オフする。Pチ ヤネルMOSトランジスタLPTは、NチャネルMOS トランジスタSPTよりも大きいサイズを有し、Pチャ ネルMOSトランジスタSWP1のドレインと出力ノー ドOUTとの間に接続され、ゲートに外部クロック信号 Ext. CLKを受ける。PチャネルMOSトランジス タSWP2は、電源ノードVddとPチャネルMOSト ランジスタSPTのソースとの間に接続され、セルフリ フレッシュイネーブル信号SREに応答してオン/オフ する。PチャネルMOSトランジスタSPTは、Pチャ ネルMOSトランジスタLPTよりも小さいサイズを有 し、PチャネルMOSトランジスタSWP2のドレイン と出力ノードOUTとの間に接続され、ゲートに外部ク ロック信号Ext. CLKを受ける。NチャネルMOS トランジスタSWN1は、出力ノードOUTとNチャネ ルMOSトランジスタLNTのドレインとの間に接続さ れ、インバータ21からの出力信号に応答してオンブオ フする。NチャネルMOSトランジスタLNTは、Nチ ャネルMOSトランジスタSNTよりも大きいサイズを 有し、NチャネルMOSトランジスタSWN1のソース と接地ノードGNDとの間に接続され、ゲートに外部ク ロック信号Ext. CLKを受ける。NチャネルMOS トランジスタSWN2は、出力ノードOUTとNチャネ ルMOSトランジスタSNTのドレインとの間に接続さ れ、インバータ22からの出力信号に応答してオン/オ フする。NチャネルMOSトランジスタSNTは、Nチ ャネルMOSトランジスタLNTよりも小さいサイズを 有し、NチャネルMOSトランジスタSWN 2のソース と接地ノードGNDとの間に接続され、ゲートに外部ク ロック信号Ext. CLKを受ける。インバータ21 は、CKEPC発生回路11からの出力信号/CKEP

Cを反転する。インバータ22は、セルフリフレッシュイネーブル信号SREを反転する。インバータ23は、出力ノードOUTの電圧を反転する。インバータ23からの出力がクロックバッファ信号BUFCLKとなる。【0032】内部クロック発生回路13は、クロックバッファ信号BUFCLKに応答して内部クロック信号int.CLKを発生する。

【0033】次に、以上のように構成されたシンクロナスDRAMの動作について、(a)通常モード、(b)パワーダウンモード、および(c)セルフリフレッシュモードの場合について説明する。

【0034】(a)通常モード

図2を参照して、クロックイネーブル信号CKEがHレ 、ベルのとき、シンクロナスDRAMは通常モードとなる。

【0035】このとき、CKEPC発生回路11からの出力信号/CKEPCはLレベルとなる。これによって、アドレスバッファ12中のバッファAB0-ABnが活性化される。また、PチャネルMOSトランジスタSWP1およびNチャネルMOSトランジスタSWN1はオンになる。したがって、PチャネルMOSトランジスタLNTとで構成されるインバータによって外部クロック信号Ext.CLKが反転されて出力ノードOUTに出力される。

【0036】また、セルフリフレッシュイネーブル信号 SREはLレベルとなる。これによって、PチャネルM OSトランジスタSWP2およびNチャネルMOSトランジスタSWN2はオンになる。したがって、PチャネルMOSトランジスタSPTおよびNチャネルMOSトランジスタSNTとで構成されるインバータによっても外部クロック信号Ext.CLKが反転されて出力ノードOUTに出力される。

【0037】このように、通常モードでは、Pチャネル MOSトランジスタLPT、NチャネルMOSトランジスタLNTで構成されるインバータとPチャネルMOSトランジスタSPT、NチャネルMOSトランジスタSNTで構成されるインバータとによって外部クロック信号Ext.CLKが反転されて出力ノードOUTに出力され、これがインバータ23によって反転されてクロックバッファ信号BUFCLKとして出力される。このクロックバッファ信号BUFCLKに応答して内部クロック発生回路13によって内部クロック信号int.CLKが生成される。

【0038】(b)パワーダウンモード

図3を参照して、クロックイネーブル信号CKEがLレベルのとき、シンクロナスDRAMはパワーダウンモードとなる。

【0039】このとき、CKEPC発生回路11からの 出力信号/CKEPCはHレベルとなり、アドレスバッ ファ12中のバッファABO-ABnは停止する。また、PチャネルMOSトランジスタSWP1およびNチャネルMOSトランジスタSWN1はオフになるため、PチャネルMOSトランジスタLPT、NチャネルMOSトランジスタLNTで構成されるインバータは停止する。

【0040】一方、セルフリフレッシュイネーブル信号 SREはLレベルであるため、PチャネルMOSトランジスタSWP2およびNチャネルMOSトランジスタSWN2はオンになる。したがって、PチャネルMOSトランジスタSPT、NチャネルMOSトランジスタSN Tで構成されるインバータによって外部クロック信号Ext.CLKが反転されて出力ノードOUTに出力され、これがインバータ23によって反転されてクロックバッファ信号BUFCLKとして出力される。

【0041】内部クロック発生回路13は、信号/CKEPCがHレベルの間は内部クロック信号int.CLKの発生を停止する。

【0042】クロックイネーブル信号CKEがLレベルからHレベルになるとパワーダウンモードが終了する。これに伴って信号/CKEPCがHレベルからLレベルとなり、シンクロナスDRAMは通常モードとなる。【0043】このように、パワーダウンモードでは、サイズの大きい、すなわち消費電流の多いPチャネルMOSトランジスタLPTおよびNチャネルMOSトランジスタLNTで構成されるインバータは停止し、サイズの小さい、すなわち消費電流の少ないPチャネルMOSトランジスタSPTおよびNチャネルMOSトランジスタSNTで構成されるインバータが動作する。したがって、PチャネルMOSトランジスタLPT、NチャネルMOSトランジスタLPT、NチャネルMOSトランジスタLNTによる消費電流分クロックバッファCBでの消費電流が低減される。

【0044】(c)セルフリフレッシュモード 図4を参照して、クロックイネーブル信号CKE、行アドレスストローブ信号/RAS、および列アドレスストローブ信号/CASが同時にレレベルになると、シンクロナスDRAMはセルフリフレッシュモードとなる。 【0045】このとき、CKEPC発生回路11からの出力信号/CKEPCはHレベルとなり、アドレスバッファ12中のバッファABO-ABnは停止する。また、PチャネルMOSトランジスタSWP1およびNチャネルMOSトランジスタSWP1およびNチャネルMOSトランジスタLPT、NチャネルMOSトランジスタLPT、NチャネルMOSトランジスタLPT、NチャネルMOSトランジスタLNTで構成されるインバータは停止す

【0046】さらに、セルフリフレッシュイネーブル信号SREはHレベルとなるため、PチャネルMOSトランジスタSWP2およびNチャネルMOSトランジスタSWN2はオフになる。これにより、PチャネルMOSトランジスタS

NTで構成されるインバータも停止する。

【0047】したがって、クロックバッファCBは完全に停止し、クロックバッファ信号BUFCLKは出力されない。また、内部クロック発生回路13は内部クロック信号int.CLKの発生を停止する。

【0048】クロックイネーブル信号CKEがLレベルからHレベルになるとセルフリフレッシュモードが終了する。これに伴って信号/CKEPCおよびセルフリフレッシュ信号SREがHレベルからLレベルとなり通常モードとなる。但し、リフレッシュ中にクロックイネーブル信号CKEがHレベルになった場合を考慮して、CKEがHレベルとなってから所定時間もSRC経過後さらに時間もRCが経過するまで次のコマンドは入力できない。ここで、時間もRCは、メモリ1行をリフレッシュするのに必要な最小時間である。

【0049】このように、セルフリフレッシュモードでは、アドレスバッファ12およびクロックバッファCBは停止する。したがって、アドレスバッファ12およびクロックバッファCBでの消費電流が低減される。

【0050】以上のように、この実施の形態1によれば、サイズの大きい、すなわち消費電流の多いPチャネルMOSトランジスタLPTおよびNチャネルMOSトランジスタLNTと、サイズの小さい、すなわち消費電流の少ないPチャネルMOSトランジスタSPTおよびNチャネルMOSトランジスタSPTおよびNチャネルMOSトランジスタLNTで構成されるインバータが動作する。この結果、パワーダウンモードにおいて、PチャネルMOSトランジスタSPTおよびNチャネルMOSトランジスタSPTおよびNチャネルMOSトランジスタSPTおよびNチャネルMOSトランジスタSPTおよびNチャネルMOSトランジスタトで構成されるインバータが動作する。この結果、パワーダウンモードにおいて、PチャネルMOSトランジスタLPT、NチャネルMOSトランジスタLNTによる消費電流分クロックバッファCBでの消費電流が低減される。

【0051】なお、この実施の形態1に示されるアドレスバッファ12は、CKEPC発生回路11からの出力信号/CKEPCによって動作/停止が制御される入力バッファの一例を示したにすぎない。したがって、シンクロナスDRAMに含まれるクロックバッファ以外の入力バッファについても、アドレスバッファ12と同様にCKEPC発生回路11からの出力信号/CKEPCによって動作/停止が制御される。

【0052】[実施の形態2]この発明の実施の形態2 によるシンクロナスDRAMは、図1に示されるクロッ , クバッファCBに代えて、図5に示されるクロックバッ ファを備える。

【0053】図5を参照して、このクロックバッファは、PチャネルMOSトランジスタ30、31と、NチャネルMOSトランジスタ32、SWN3、SWN4、LNT1、SNT1と、インバータ33-35とを備え

ス

【0054】PチャネルMOSトランジスタ30は、電 源ノードVddとNチャネルMOSトランジスタ32の ドレインとの間に接続され、ゲートおよびドレインが互 いに接続される。NチャネルMOSトランジスタ32 は、PチャネルMOSトランジスタ30のドレインと接 地ノードGNDとの間に接続され、ゲートに基準電圧V refを受ける。PチャネルMOSトランジスタ31 は、電源ノードVddと出力ノードOUTとの間に接続 され、ゲートがPチャネルMOSトランジスタ30のゲ ートに接続される。インバータ33は、図1に示される CKEPC発生回路11からの出力信号/CKEPCを 反転する。NチャネルMOSトランジスタSWN3は、 出力ノードOUTとNチャネルMOSトランジスタLN T1のドレインとの間に接続され、インバータ33から の出力信号に応答してオン/オフする。NチャネルMO SトランジスタLNT1は、NチャネルMOSトランジ スタSNT1よりも大きいサイズを有し、NチャネルM OSトランジスタSWN3のソースと接地ノードGND との間に接続され、ゲートに外部クロック信号Ext. CLKを受ける。インバータ34は、図1に示されたセ ルフリフレッシュモード検出回路10からのセルフリフ レッシュイネーブル信号SREを反転する。Nチャネル MOSトランジスタSWN4は、出力ノードOUTとN チャネルMOSトランジスタSNT1のドレインとの間 に接続され、インバータ34からの出力信号に応答して オン/オフする。NチャネルMOSトランジスタSNT 1は、NチャネルMOSトランジスタLNTよりも小さ いサイズを有し、NチャネルMOSトランジスタSWN 4のソースと接地ノードGNDとの間に接続され、ゲー トに外部クロック信号Ext. CLKを受ける。インバ ータ35は、出力ノードOUTの電圧を反転してクロッ クバッファ信号BUFCLKとして出力する。

【0055】次に、以上のように構成されたクロックバッファの動作について、(a)通常モード、(b)パワーダウンモード、および(c)セルフリフレッシュモードの場合について説明する。

【0056】(a)通常モード

実施の形態1と同様に、クロックイネーブル信号CKEがHレベルのとき、シンクロナスDRAMは通常モードとなる。

【0057】このとき、CKEPC発生回路11からの 出力信号/CKEPCおよびセルフリフレッシュイネー ブル信号SREはLレベルとなり、NチャネルMOSト ランジスタSWN3およびSWN4はオンになる。

【0058】この結果、PチャネルMOSトランジスタ 30,31、NチャネルMOSトランジスタ32,LN T1,SNT1とでカレントミラー回路が構成される。 よって、出力ノードOUTは、図6に示されるように、 外部クロック信号Ext.CLKが基準電圧Vrefよ りも低いときはHレベルとなり、高いときはLレベルとなる。この出力ノードOUTの値がインバータ35で反転されてクロックバッファ信号BUFCLKとなる。さらに、実施の形態1と同様に、クロックバッファ信号BUFCLKに応答して内部クロック発生回路13によって内部クロック信号int.CLKが生成される。

【0059】このように、通常モードでは、Pチャネル MOSトランジスタ30,31、NチャネルMOSトラ ンジスタ32,LNT1,SNT1とで構成されるカレ ントミラー回路によって外部クロック信号Ext.CL Kに応答してクロックバッファ信号BUFCLKが出力 される。

【0060】(b)パワーダウンモード

実施の形態1と同様に、クロックイネーブル信号CKE がLレベルのとき、シンクロナスDRAMはパワーダウ ンモードとなる。

【0061】このとき、CKEPC発生回路11からの 出力信号/CKEPCはHレベルとなり、NチャネルM OSトランジスタSWN3はオフになる。

【0062】一方、セルフリフレッシュイネーブル信号 SREはLレベルであるため、NチャネルMOSトラン ジスタSWN4はオンになる。

【0063】この結果、PチャネルMOSトランジスタ30,31、NチャネルMOSトランジスタ32,SNT1とでカレントミラー回路が構成される。よって、上記通常モードと同様に、出力ノードOUTは、外部クロック信号Ext.CLKが基準電圧Vrefよりも低いときはHレベルとなり、高いときはLレベルとなる。この出力ノードOUTの値がインバータ35で反転されてクロックバッファ信号BUFCLKとなる。

【0064】また、実施の形態1と同様に、内部クロック発生回路13は、信号/CKEPCがHレベルの間は内部クロック信号int.CLKの発生を停止する。

【0065】クロックイネーブル信号CKEがLレベルからHレベルになるとパワーダウンモードが終了する。 これに伴って信号/CKEPCがHレベルからLレベルとなり、シンクロナスDRAMは通常モードとなる。

【0066】このように、パワーダウンモードでは、PチャネルMOSトランジスタ30、31、NチャネルMOSトランジスタ32、SNT1とで構成されるカレントミラー回路によって外部クロック信号Ext.CLK に応答してクロックバッファ信号BUFCLKが出力される。したがって、サイズの大きい、すなわち消費電流の多いNチャネルMOSトランジスタLNT1による消費電流の分クロックバッファでの消費電流が低減される。

【0067】(c)セルフリフレッシュモード 実施の形態1と同様に、クロックイネーブル信号CK E、行アドレスストローブ信号/RAS、および列アド レスストローブ信号/CASが同時にLレベルになる と、シンクロナスDRAMはセルフリフレッシュモードとなる。

【0068】このとき、CKEPC発生回路11からの 出力信号/CKEPCはHレベルとなり、NチャネルM OSトランジスタSWN3はオフになる。

【0069】さらに、セルフリフレッシュイネーブル信号SREはHレベルとなるため、NチャネルMOSトランジスタSWN4はオフになる。

【0070】したがって、クロックバッファは完全に停止し、クロックバッファ信号BUFCLKは出力されない。また、内部クロック発生回路13は内部クロック信号int.CLKの発生を停止する。

【0071】実施の形態1と同様に、クロックイネーブル信号CKEがLレベルからHレベルになるとセルフリフレッシュモードが終了する。

【0072】このように、セルフリフレッシュモードでは、クロックバッファは停止する。したがって、クロックバッファでの消費電流が低減される。

【0073】以上のように、この実施の形態2によれば、サイズの大きい、すなわち消費電流の多いNチャネルMOSトランジスタLNT1と、サイズの小さい、すなわち消費電流の少ないNチャネルMOSトランジスタSNT1とを設け、パワーダウンモードでは、NチャネルMOSトランジスタLNT1は停止する。この結果、パワーダウンモードにおいて、NチャネルMOSトランジスタLNT1による消費電流分クロックバッファでの消費電流が低減される。

【0074】今回開示された実施の形態はすべての点で 例示であって制限的なものではないと考えられるべきで ある。本発明の範囲は上記した説明ではなくて特許請求 の範囲によって示され、特許請求の範囲と均等の意味お よび範囲内でのすべての変更が含まれることが意図され る。

[0075]

【発明の効果】この発明の1つの局面に従った同期型半 導体記憶装置は、クロックイネーブル信号が非活性であ りかつセルフリフレッシュイネーブル信号が非活性であ るとき第1の駆動能力よりも小さい第2の駆動能力で動 作するクロックバッファを設けたため、クロックバッフ ァによる消費電流が低減される。

【0076】また、クロックバッファは、クロックイネーブル信号が活性であるとき動作し、クロックイネーブル信号が非活性であるとき停止する第1のインバータと、第1のインバータよりも小さい駆動能力を有し、セルフリフレッシュイネーブル信号が非活性であるとき動作し、セルフリフレッシュイネーブル信号が活性であるとき停止する第2のインバータとを含むため、クロックイネーブル信号が非活性でありかつセルフリフレッシュイネーブル信号が非活性であるとき、第1のインバータでの消費電流分だけクロックバッファによる消費電流が

低減される。

【0077】また、第1のインバータは、第1のPチャ ネルMOSトランジスタと、第1のNチャネルMOSト ランジスタと、第1および第2のスイッチトランジスタ とを含み、第2のインバータは、第1のPチャネルMO Sトランジスタよりも小さいサイズを有する第2のPチ ャネルMOSトランジスタと、第1のNチャネルMOS トランジスタよりも小さいサイズを有する第2のNチャ ネルMOSトランジスタと、第3および第4のスイッチ トランジスタとを含むため、クロックイネーブル信号が 非活性でありかつセルフリフレッシュイネーブル信号が 非活性であるとき、第1のPチャネルMOSトランジス タおよび第1のNチャネルMOSトランジスタでの消費 電流分だけクロックバッファによる消費電流が低減され る。また、クロックバッファは、第1および第2のPチ ャネルMOSトランジスタと、第1および第2のNチャ ネルMOSトランジスタと、第2のNチャネルMOSト ランジスタよりも小さいサイズを有する第3のNチャネ ルMOSトランジスタと、第1および第2のスイッチト ランジスタとを含むため、クロックイネーブル信号が非 活性でありかつセルフリフレッシュイネーブル信号が非 活性であるとき、第2のNチャネルMOSトランジスタ での消費電流分だけクロックバッファによる消費電流が 低減される。

【図面の簡単な説明】

【図1】 この発明の実施の形態1によるシンクロナス DRAMの構成の一部を示すブロック図である。

、【図2】 図1に示されたシンクロナスDRAMの通常 モードでの動作を説明するためのタイミングチャートで ある。 【図3】 図1に示されたシンクロナスDRAMのパワーダウンモードでの動作を説明するためのタイミングチャートである。 . .

【図4】 図1に示されたシンクロナスDRAMのセルフリフレッシュモードでの動作を説明するためのタイミングチャートである。

【図5】 この発明の実施の形態2によるクロックバッファの構成を示すブロック図である。

【図6】 図5に示されたクロックバッファの動作を説明するためのタイミングチャートである。

【図7】 従来のシンクロナスDRAMの構成の一部を示すブロック図である。


【図8】 図7に示されたシンクロナスDRAMのパワーダウンモードでの動作を説明するためのタイミングチャートである。


【図9】 図7に示されたシンクロナスDRAMのセルフリフレッシュモードでの動作を説明するためのタイミングチャートである。

【符号の説明】

10 セルフリフレッシュモード検出回路、12 アドレスバッファ、30,31,SWP1,SWP2,LPT,SPT PチャネルMOSトランジスタ、32,SWN1-SWN4,LNT,SNT,LNT1,SNT1 NチャネルMOSトランジスタ、CB クロックバッファ、Vdd 電源ノード、GND接地ノード、OUT出力ノード、Vref 基準電圧、CKE クロックイネーブル信号、SRE セルフリフレッシュイネーブル信号、Ext.CLK 外部クロック信号、int.CLK 内部クロック信号。

【図1】






/CIXEPC SRP

int.CLK _

【図7】



フロントページの続き

(72)発明者 福田 達哉

東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内 Fターム(参考) 5B024 AA01 BA29 CA07 DA18